2ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

FPGA Modelling about VMEbus

1 :Outsider:2009/05/09(土) 05:35:21 ID:6z5W1Vda
Hi! I am a FPGA beginner designing a system using VMEbus
to read out data from some high frequency ADC. As we know
the VMEbus is asynchronous and I want to use a clock to
sample it synchronously. However some references say the
clock should be at least 80MHz while others say it should
be between 33MHz and 50MHz. I heard there are many smart
people here so I am eager to hear about your suggestions!

2 :日本語で:2009/05/09(土) 05:41:26 ID:XcLEyfzt
どうもはじめまして。僕はFPGAデザインの初心者です。現在VMEを
基本としたデータ収集回路を設計中です。そこで、VMEのSLAVEに
あたるモジュールをFPGAを使ってモデリングしています。VME
は非同期のバスですが、このSLAVEモジュールはクロックと同期
して作ろうと思っています。そこで質問なんですが、このクロックは
どのくらいの周波数をつかったらよいと思いますか?

ちょっと自分でリサーチしたところ、80MHzくらいがいいという
のをどこかで見かけたんですが、このシステムではデータ収集
に使うアプリケーションが大体33MHzくらいで動作します。
もし33MHz、もしくはそれより低い周波数をこのFPGAデザインに
使ったらVMEインターフェイスとして問題が起こるとおもいますか?

3 :By Yahoo! Translation:2009/05/09(土) 08:52:24 ID:A0rdoMWP
Nice to meet you for some reason. I am a beginner of the FPGA design.
I am designing the data collection circuit on the basis of VME now.
Therefore I do modeling of a module equal to SLAVE of VME with FPGA.
VME It is a bus of the は async, but thinks that this SLAVE module
will form it in synchronization with a clock. Therefore it is a
question, but how much frequency does this clock think to have used it?

I saw that around 80MHz are good somewhere when I research by oneself
a little, but an application to use in data collection by this system
works with about around 33MHz.
Do you think that you have a problem as VME interface if you use the
frequency that is lower than 33MHz or it for this FPGA design?


4 :774ワット発電中さん:2009/05/09(土) 08:57:53 ID:A0rdoMWP
何かの理由でお目にかかれて光栄です。私は、FPGAデザインの初心者です。
私は、現在VMEに基づいてデータ収集回路を設計しています。
したがって、私はFPGAでVMEのSLAVEと等しいモジュールのモデリングをします。
VME Itは非同期はのバスであるが、このSLAVEモジュールが時計との同期に
おいてそれをつくると思います。したがって、それは質問です、しかし、
この時計はどれくらいの頻度がそれを使ったと考えますか?

私は私が少し単独で研究するとき、およそ80MHzがどこかでよいのを見ました、
しかし、このシステムによるデータコレクションの中の使用への適用は
およそおよそ33MHzで働きます。
あなたは、あなたがこのFPGAデザインのための33MHz未満またはそれである
頻度を使うならば、あなたにはVMEインターフェースとして問題があると
思いますか?


5 :774ワット発電中さん:2009/05/09(土) 12:36:06 ID:GiP93mbk
VMEでペンティアム使って最新のマザーボードが出るのが不思議
こんな古典バスでつないでなにをどうするのか?

6 :774ワット発電中さん:2009/05/09(土) 14:57:11 ID:rTDk/AZ/
機械翻訳を繰り返して伝言ゲームをするスレなのか?

4 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.02.02 2014/06/23 Mango Mangüé ★
FOX ★ DSO(Dynamic Shared Object)